6GK1502-3AB10

详情描述：

6GK1502-3AB10

6GK1502-3AB10Preset and Clear Timing Arc：定义序向元件清除讯号（Preset或Clear）发生后，资料被清除的速度，依据清除讯号上升或下降及是Preset或Clear分为4类（图八）。这个Timing Arc通常会被取消掉，因为它会造成讯号路径产生回路，这对STA而言是不允许的。

Recovery Timing Arc：定义序向元件Clock Active Edge之前，清除讯号不准启动的时间，依据Clock上升或下降分为2类（图九）。

Removal Timing Arc：定义序向元件Clock Active Edge之后，清除讯号不准启动的时间，依据Clock上升或下降分为2类（图十）。

Three State Enable & Disable Timing Arc：定义Tri-State元件致能讯号（Enable）到输出的延迟时间，依据Enable或Disable分为2类。（图十一）

Width Timing Arc：定义讯号需维持稳定的短时间，依据讯号维持在0或1的位准分为2类。（图十二）
上文列出了标准元件库内时序模型的项目，但对其量化的数据却没有加以说明。接下来，我们就来看看到底这些时序资讯的确实数值是如何定义在标准元件库中的。

   

6GK1502-3AB10